Pentium II [Intel / May 7, 1997]

펜티엄 II 브랜드는 인텔의 여섯 번째 세대 마이크로아키텍처("P6")와 x86 호환 마이크로프로세서를 가리키며, 1997년 5월 7일에 출시되었습니다. 750만 개의 트랜지스터(모바일 딕슨의 경우 2억 7400만 개, 256KB 온다이 L2 캐시 포함)를 포함한 펜티엄 II는 펜티엄 프로의 첫 P6 세대 코어의 개선된 버전을 특징으로 하였습니다. 그러나 L2 캐시 서브시스템은 펜티엄 프로와 비교했을 때 downgraded 되었습니다. 1998년, 인텔은 펜티엄 II 계열을 층화하여 저가형 컴퓨터용 펜티엄 II 기반의 셀러론 라인과 서버 및 워크스테이션용 펜티엄 II 제온 라인을 출시했습니다. 셀러론은 L2 캐시가 줄어들거나(경우에 따라 비활성화) 없는 특징을 가지며, 66 MT/s의 FSB를 사용했습니다. 제온은 512KB에서 2048KB까지 다양한 속도의 L2 캐시와 100 MT/s의 FSB, 다른 물리적 인터페이스(슬롯 2), 대칭 다중 처리 지원을 특징으로 하였습니다.

 

1999년 2월, 펜티엄 II는 SSE 명령 세트를 추가한 거의 동일한 펜티엄 III로 대체되었습니다. 그러나 이전 가족은 데스크탑 유닛의 경우 2001년 6월까지, 모바일 유닛의 경우 2001년 9월까지, 임베디드 장치의 경우 2003년 말까지 계속 생산되었습니다. 펜티엄 II 마이크로프로세서는 이전의 펜티엄 프로 아키텍처를 바탕으로 하였지만 몇 가지 중요한 개선점을 가지고 있었습니다. 펜티엄 II CPU는 이전의 펜티엄 및 펜티엄 프로 프로세서와 달리 CPU 소켓이 아닌 슬롯 기반 모듈에 패키징되었습니다. 프로세서와 관련된 구성 요소는 전형적인 확장 보드와 유사한 플라스틱 카트리지의 도터 보드에 장착되었습니다. 고정 또는 분리 가능한 히트싱크가 한쪽 면에 장착되어 있으며, 경우에 따라 자체 팬을 사용했습니다.

 

이러한 더 큰 패키지는 인텔이 프로세서와의 밀접한 백사이드 버스를 유지하면서 보조 캐시를 프로세서와 분리할 수 있도록 한 타협이었습니다. L2 캐시는 프로세서의 클럭 주파수의 절반에서 작동했으며, 펜티엄 프로의 경우와 달리 L2 캐시는 같은 주파수에서 작동하지 않았습니다. 그러나 연관성은 4-way에서 16-way로 증가했으며, 크기는 항상 512KB로 펜티엄 프로의 가장 작은 옵션인 256KB의 두 배였습니다. 오프 패키지 캐시는 펜티엄 프로의 낮은 수율 문제를 해결하여 인텔이 펜티엄 II를 대중적인 가격 수준에서 출시할 수 있도록 했습니다.

 

인텔은 펜티엄 II에서 16비트 코드 실행 성능을 개선했으며, 이는 펜티엄 프로가 노출된 한계 중 하나였습니다. 이는 세그먼트 레지스터 캐시를 추가함으로써 해결되었습니다. 당시 대부분의 소비자 소프트웨어는 여전히 16비트 코드를 일부 사용하고 있었기 때문에 이러한 개선이 중요했습니다. 부분 레지스터 문제는 가능한 한 파이프라인 플러시를 건너뛰기 위한 내부 플래그를 추가하여 해결했습니다. 느린 L2 캐시를 보완하기 위해, 펜티엄 II는 L1 캐시를 32KB로 두 배로 늘렸고, 4개의 쓰기 버퍼(펜티엄 프로의 2개에 비해)를 제공하여 두 파이프라인 모두에서 사용할 수 있도록 했습니다. 또한 펜티엄 II는 인텔 MMX 정수 SIMD 명령 세트를 구현한 첫 번째 P6 기반 CPU였습니다.

 

펜티엄 II는 펜티엄 프로의 보다 소비자 지향적인 버전이었습니다. 별도의 느린 L2 캐시 메모리 덕분에 제조 비용이 절감되었습니다. 향상된 16비트 성능과 MMX 지원은 Windows 9x와 같은 소비자 수준 운영 체제 및 멀티미디어 애플리케이션에 더 나은 선택이 되었습니다. 느리고 저렴한 L2 캐시의 성능 손실은 L1 캐시의 두 배 증가와 레거시 코드에 대한 아키텍처 개선으로 완화되었습니다. 전반적인 프로세서 성능은 향상되었으며 비용은 절감되었습니다.

모든 클라마스 및 초기 데슈트 펜티엄 II는 512MB까지 캐시할 수 있는 제한이 있는 결합된 L2 캐시 컨트롤러 / 태그 RAM 칩을 사용합니다. 이론적으로 더 많은 RAM을 설치할 수 있었지만, 이는 매우 느린 성능을 초래했습니다. 이 제한은 당시 평균 가정 사용자에게는 실질적으로 무관했지만, 일부 워크스테이션이나 서버 사용자에게는 우려 사항이었습니다. 인텔은 아마도 이 제한을 펜티엄 II를 펜티엄 프로 라인과 구별하기 위해 의도적으로 설정했을 것입니다. 333MHz 및 350MHz 이상의 펜티엄 II의 '82459AD' 리비전 칩은 이 제한을 해제하고 4GB의 전체 캐시 가능한 영역을 제공했습니다.

클라마스 (Klamath)

원래의 클라마스 펜티엄 II 마이크로프로세서(인텔 제품 코드 80522)는 233, 266 및 300 MHz에서 작동하며 0.35 μm 공정으로 생산되었습니다. 300 MHz 버전은 1997년 후반에 대량으로 공급되기 시작했습니다. 이 CPU는 66 MHz의 프론트 사이드 버스를 가지고 있으며, 처음에는 펜티엄 프로를 위해 설계된 노후화된 인텔 440FX 나토마 칩셋이 장착된 마더보드에서 사용되었습니다. 펜티엄 II 기반 시스템은 인텔 440LX 발보아 칩셋을 사용하여 SDRAM을 널리 보급했으며, 이는 EDO RAM을 대체하기 위해 도입된 기술입니다. 1997년 7월 14일, 인텔은 입문용 서버를 위해 2× 72비트 ECC L2 캐시가 탑재된 펜티엄 II 클라마스 버전을 발표했습니다. 일반 모델의 2× 64비트 비ECC L2 캐시와 달리, 추가 비트는 하드웨어에 내장된 오류 수정 기능을 제공합니다. 이 변형은 CPU 부품 번호를 통해 확인할 수 있습니다. 인텔의 "패밀리/모델/스텝핑" 체계에서 클라마스 CPU는 패밀리 6, 모델 3에 해당합니다.

데슈트 (Deschutes)

데슈트 코어 펜티엄 II(80523)는 1998년 1월에 333 MHz로 데뷔했으며, 0.25 μm 공정으로 생산되어 전력 소비가 상당히 낮습니다. 다이 크기는 113 mm²입니다. 333 MHz 변형은 구형 66 MT/s 프론트 사이드 버스를 사용하는 마지막 펜티엄 II CPU였으며, 이후의 모든 데슈트 코어 모델은 100 MT/s FSB를 사용했습니다. 1998년 후반에는 266, 300, 350, 400 및 450 MHz에서 작동하는 펜티엄 II도 출시되었습니다. 데슈트 코어는 빠른 FPU 컨텍스트 저장 및 복원을 위한 FXSAVE 및 FXRSTOR 명령을 도입했습니다. 설계 수명 말기에는 인텔의 냉각 및 설계 사양 내에서 500 MHz로 작동 가능한 데슈트 칩이 생산되었습니다. 그러나 이러한 칩은 마케팅되지 않았습니다. 이미 멀티플라이어가 잠긴 상태인 칩들은 333 MHz로 판매되었습니다. 이는 100 MHz 버스 옵션을 비활성화하여 이루어졌습니다. 오버클러커들은 이 사실을 알고 해당 칩을 구매하여 500 MHz 이상으로 작동시켰으며, 특히 마지막 "333 MHz" CPU는 350, 400 또는 450 MHz로 판매된 CPU보다 훨씬 높은 속도로 작동할 수 있었습니다.

데슈트 코어의 100 MT/s 프론트 사이드 버스 출시와 함께 인텔은 440BX 시애틀 칩셋과 그 파생품인 440MX, 450NX, 440ZX 칩셋을 출시했습니다. 이는 1993년부터 시장에 출시된 66 MHz FSB를 대체하였으며, 100 MHz FSB는 펜티엄 II 라인업의 성능을 크게 향상시켰습니다. 350 MHz 이상의 펜티엄 II 칩은 SECC 및 SECC2 폼 팩터로 출시되었습니다. 후기 펜티엄 II는 전통적인 결합 방식 대신 다이와 직접 접촉하는 히트싱크를 사용하여 플립 칩 기반 패키징으로 전환되었습니다.

클라마스는 4개의 캐시 칩을 특징으로 하며, 약간의 성능 향상을 위해 인터리빙(2x 64비트)을 통해 듀얼 포팅을 시뮬레이션합니다. 반면, 데슈트는 2개의 캐시 칩만 가지고 있으며 동일한 클럭 속도에서 L2 캐시 성능이 약간 낮습니다. 또한, 데슈트는 항상 ECC가 활성화된 L2 캐시를 특징으로 합니다. 펜티엄 II 제온은 워크스테이션과 서버에서 사용하기 위해 설계된 데슈트 코어의 고급 버전입니다. 주로 다른 유형의 슬롯(슬롯 2), 케이스, 보드 설계 및 더 비싼 풀 스피드 커스텀 L2 캐시를 사용했습니다. L2 캐시는 보드에 장착된 512 KB 칩의 수를 다양화하여 512 KB, 1 MB 또는 2 MB 버전이 생산되었습니다.

인텔의 "패밀리/모델/스텝핑" 체계에서 데슈트 CPU는 패밀리 6, 모델 5에 해당하며 부품 번호는 80523입니다.

---

 

The Pentium II brand refers to Intel's sixth-generation microarchitecture ("P6") and x86-compatible microprocessors, released on May 7, 1997. Featuring 7.5 million transistors (274 million for the mobile Dixon version, including a 256KB on-die L2 cache), the Pentium II was an enhanced version of the original P6 core from the Pentium Pro. However, the L2 cache subsystem was downgraded compared to the Pentium Pro. In 1998, Intel segmented the Pentium II family by introducing the Celeron line for budget computers and the Pentium II Xeon line for servers and workstations. The Celeron featured reduced or sometimes disabled L2 cache and operated with a 66 MT/s front-side bus (FSB). The Xeon, on the other hand, had L2 cache sizes ranging from 512KB to 2048KB, a 100 MT/s FSB, different physical interfaces (Slot 2), and support for symmetric multiprocessing.

 

In February 1999, the Pentium II was succeeded by the nearly identical Pentium III, which added the SSE instruction set. However, the previous family continued to be produced until June 2001 for desktop units, September 2001 for mobile units, and until the end of 2003 for embedded devices. The Pentium II microprocessor was based on the earlier Pentium Pro architecture but included several key improvements. Unlike earlier Pentium and Pentium Pro processors, the Pentium II was packaged in a slot-based module rather than a CPU socket. Related components were mounted on a daughterboard resembling a typical expansion board, with a fixed or detachable heatsink mounted on one side, sometimes featuring its own fan.

 

This larger package allowed Intel to maintain a close backside bus to the processor while separating the secondary cache from the processor. The L2 cache operated at half the clock frequency of the processor and, unlike the Pentium Pro, the L2 cache did not operate at the same frequency. However, the associativity increased from 4-way to 16-way, and its size was always 512KB, double that of the Pentium Pro's smallest option of 256KB. Off-package cache resolved the lower yield issues of the Pentium Pro, enabling Intel to launch the Pentium II at a more consumer-friendly price point.

Intel improved 16-bit code execution performance in the Pentium II, addressing one of the limitations of the Pentium Pro. This was accomplished by adding segment register caching. At the time, most consumer software still utilized some 16-bit code, making this improvement significant. The partial register issue was resolved by adding internal flags to skip as many pipeline flushes as possible. To compensate for the slow L2 cache, the Pentium II doubled the L1 cache to 32KB and provided four write buffers (compared to two in the Pentium Pro) for use in both pipelines. Additionally, the Pentium II was the first P6-based CPU to implement Intel's MMX integer SIMD instruction set.

 

The Pentium II was a more consumer-oriented version of the Pentium Pro. The separate, slower L2 cache helped reduce manufacturing costs. The enhanced 16-bit performance and MMX support made it a better choice for consumer-level operating systems and multimedia applications, such as Windows 9x. The performance loss from the slow and inexpensive L2 cache was mitigated by the increase in L1 cache and architectural improvements for legacy code. Overall processor performance improved, and costs were reduced.

 

All Klamath and early Deschutes Pentium IIs used a combined L2 cache controller/tag RAM chip with a limit of 512MB cacheable memory. Theoretically, more RAM could be installed, but this resulted in significantly slower performance. While this limitation was practically irrelevant for the average home user, it was a concern for some workstation or server users. Intel likely set this limit intentionally to distinguish the Pentium II from the Pentium Pro line. The '82459AD' revision chips of the Pentium II at 333MHz and 350MHz and above lifted this restriction, providing a full 4GB cacheable space.

 

Klamath The original Klamath Pentium II microprocessor (Intel product code 80522) operated at 233, 266, and 300 MHz and was produced using a 0.35 μm process. The 300 MHz version began mass production in late 1997. This CPU featured a 66 MHz front-side bus and initially used motherboards equipped with the aging Intel 440FX Natoma chipset designed for the Pentium Pro. Pentium II-based systems widely adopted SDRAM with the Intel 440LX Balboa chipset, which was introduced to replace EDO RAM. On July 14, 1997, Intel announced a version of the Pentium II Klamath for entry-level servers, featuring 2× 72-bit ECC L2 cache. Unlike the standard model with 2× 64-bit non-ECC L2 cache, the additional bits provided built-in error correction capability. This variant could be identified through the CPU part number. In Intel's "Family/Model/Stepping" system, Klamath CPUs correspond to Family 6, Model 3.

 

Deschutes The Deschutes core Pentium II (80523) debuted in January 1998 at 333 MHz and was produced using a 0.25 μm process, significantly reducing power consumption. The die size was 113 mm². The 333 MHz variant was the last Pentium II CPU to use the old 66 MT/s front-side bus, while all subsequent Deschutes core models used a 100 MT/s FSB. In late 1998, Pentium IIs were released operating at 266, 300, 350, 400, and 450 MHz. The Deschutes core introduced the FXSAVE and FXRSTOR instructions for fast FPU context saving and restoring. Towards the end of its design life, Deschutes chips capable of operating at 500 MHz within Intel's cooling and design specifications were produced. However, these chips were not marketed. Chips that had their multipliers locked were sold at 333 MHz, achieved by disabling the 100 MHz bus option. Overclockers were aware of this and purchased these chips to run them at speeds above 500 MHz, with the last "333 MHz" CPU operating at significantly higher speeds than those sold at 350, 400, or 450 MHz.

 

With the introduction of the Deschutes core and the 100 MT/s front-side bus, Intel launched the 440BX Seattle chipset and its derivatives (440MX, 450NX, 440ZX), replacing the 66 MHz FSB that had been in use since 1993. The 100 MHz FSB greatly enhanced the performance of the Pentium II lineup. Pentium II chips operating at 350 MHz and above were released in SECC and SECC2 form factors. Later Pentium IIs transitioned from traditional packaging to flip-chip packaging with heatsinks that made direct contact with the die.

 

Klamath features four cache chips and simulates dual porting (2x 64-bit) for slight performance improvements through interleaving. In contrast, Deschutes has only two cache chips and slightly lower L2 cache performance at the same clock speed. Moreover, Deschutes always features L2 cache with ECC enabled. The Pentium II Xeon was an advanced version of the Deschutes core designed for workstations and servers, primarily utilizing different types of slots (Slot 2), cases, board designs, and more expensive full-speed custom L2 cache. L2 cache versions were produced by varying the number of 512 KB chips mounted on the board. In Intel's "Family/Model/Stepping" system, Deschutes CPUs correspond to Family 6, Model 5, with part number 80523.

---

ペンティウム II ブランドは、インテルの第6世代マイクロアーキテクチャ（「P6」）およびx86互換マイクロプロセッサを指し、1997年5月7日に発売されました。750万個のトランジスタ（モバイル版ディクソンの場合は2億7400万個、256KBのオンダイL2キャッシュを含む）を備えたペンティウム IIは、ペンティウムプロの最初のP6世代コアの改良版でした。しかし、L2キャッシュサブシステムはペンティウムプロと比較して低下しました。1998年には、インテルはペンティウム IIファミリーをセグメント化し、低価格向けコンピュータ用のペンティウム IIセレロンラインとサーバーやワークステーション用のペンティウム II Xeonラインを発表しました。セレロンは、L2キャッシュが削減されたり（場合によっては無効化されたり）し、66 MT/sのフロントサイドバス（FSB）を使用しました。一方、Xeonは512KBから2048KBまでのL2キャッシュを持ち、100 MT/sのFSB、異なる物理インターフェース（スロット2）、および対称型マルチプロセッシングをサポートしました。

 

1999年2月、ペンティウム IIはSSE命令セットを追加したほぼ同じペンティウム IIIに置き換えられました。しかし、以前のファミリーはデスクトップユニットの場合2001年6月まで、モバイルユニットの場合2001年9月まで、埋め込みデバイスの場合は2003年末まで生産され続けました。ペンティウム IIマイクロプロセッサは、以前のペンティウムプロアーキテクチャに基づいていましたが、いくつかの重要な改善点を含んでいました。ペンティウム II CPUは、以前のペンティウムおよびペンティウムプロプロセッサとは異なり、CPUソケットではなくスロットベースのモジュールにパッケージ化されました。関連するコンポーネントは、典型的な拡張ボードに似たダータボードに取り付けられ、片側には固定または取り外し可能なヒートシンクが取り付けられ、場合によっては独自のファンを使用しました。

この大きなパッケージにより、インテルはプロセッサとの密接なバックサイドバスを維持しながら、セカンダリキャッシュをプロセッサから分離できるようになりました。L2キャッシュはプロセッサのクロック周波数の半分で動作し、ペンティウムプロとは異なり、L2キャッシュは同じ周波数で動作しませんでした。しかし、アソシアティビティは4-wayから16-wayに増加し、そのサイズは常に512KBで、ペンティウムプロの最小オプションである256KBの2倍でした。オフパッケージキャッシュはペンティウムプロの低い歩留まりの問題を解決し、インテルがペンティウム IIを消費者向けの価格で発売することを可能にしました。

 

インテルはペンティウム IIで16ビットコード実行性能を改善し、これはペンティウムプロが直面した制限の一つでした。これはセグメントレジスタキャッシュを追加することで解決されました。当時、ほとんどの消費者ソフトウェアは依然として一部の16ビットコードを使用していたため、この改善は重要でした。部分レジスタの問題は、パイプラインフラッシュを可能な限りスキップするための内部フラグを追加することで解決されました。遅いL2キャッシュを補うために、ペンティウム IIはL1キャッシュを32KBに倍増させ、4つの書き込みバッファ（ペンティウムプロの2つに比べて）を提供し、両方のパイプラインで使用できるようにしました。さらに、ペンティウム IIはインテルのMMX整数SIMD命令セットを実装した最初のP6ベースCPUでした。

 

ペンティウム IIはペンティウムプロのより消費者指向のバージョンでした。別々の遅いL2キャッシュにより製造コストが削減されました。改善された16ビット性能とMMXサポートにより、Windows 9xなどの消費者向けオペレーティングシステムやマルチメディアアプリケーションにとってより良い選択肢となりました。遅くて安価なL2キャッシュの性能損失は、L1キャッシュの倍増とレガシーコードに対するアーキテクチャの改善によって緩和されました。全体的なプロセッサ性能は向上し、コストは削減されました。

 

すべてのクラムスおよび初期デシュートペンティウム IIは、512MBまでキャッシュ可能な制限のある結合L2キャッシュコントローラー/タグRAMチップを使用しています。理論的には、より多くのRAMをインストールすることが可能でしたが、これは非常に遅い性能を引き起こしました。この制限は当時の平均的な家庭ユーザーにとっては実質的に無関係でしたが、一部のワークステーションやサーバーユーザーにとっては懸念事項でした。インテルはおそらくこの制限をペンティウム IIをペンティウムプロラインと区別するために意図的に設定したのでしょう。333MHzおよび350MHz以上のペンティウム IIの「82459AD」リビジョンチップはこの制限を解除し、4GBの完全なキャッシュ可能領域を提供しました。

 

クラムス (Klamath) オリジナルのクラムスペンティウム IIマイクロプロセッサ（インテル製品コード80522）は、233、266、および300 MHzで動作し、0.35μmプロセスで製造されました。300 MHzバージョンは1997年後半に大量供給が始まりました。このCPUは66 MHzのフロントサイドバスを持ち、最初はペンティウムプロ用に設計された古いインテル440FXナトマチップセットを搭載したマザーボードで使用されました。ペンティウム IIベースのシステムは、インテル440LXバルボアチップセットを使用してSDRAMを広く普及させ、これはEDO RAMを置き換えるために導入された技術です。1997年7月14日、インテルは入門用サーバー向けに2×72ビットECC L2キャッシュを搭載したペンティウム IIクラムスバージョンを発表しました。一般モデルの2×64ビット非ECC L2キャッシュとは異なり、追加ビットはハードウェアに内蔵されたエラー修正機能を提供します。このバリアントはCPU部品番号を通じて確認できます。インテルの「ファミリー/モデル/ステッピング」システムでは、クラムスCPUはファミリー6、モデル3に相当します。

 

デシュート (Deschutes) デシュートコアペンティウム II（80523）は、1998年1月に333 MHzでデビューし、0.25μmプロセスで製造され、消費電力が大幅に低下しました。ダイサイズは113 mm²です。333 MHzバージョンは、古い66 MT/sフロントサイドバスを使用する最後のペンティウム II CPUであり、その後のすべてのデシュートコアモデルは100 MT/s FSBを使用しました。1998年後半には、266、300、350、400、および450 MHzで動作するペンティウム IIも発売されました。デシュートコアは、FPUコンテキストの保存および復元を迅速に行うためのFXSAVEおよびFXRSTOR命令を導入しました。設計寿命の終わりには、インテルの冷却および設計仕様内で500 MHzで動作可能なデシュートチップが生産されました。しかし、これらのチップはマーケティングされませんでした。すでにマルチプライヤーがロックされたチップは333 MHzで販売され、これは100 MHzバスオプションを無効化することで実現されました。オーバークロッカーはこの事実を知り、これらのチップを購入して500 MHz以上で動作させました。特に最後の「333 MHz」CPUは、350、400、または450 MHzで販売されたCPUよりもはるかに高い速度で動作しました。

 

デシュートコアの100 MT/sフロントサイドバスの導入とともに、インテルは440BXシアトルチップセットとその派生品である440MX、450NX、440ZXチップセットを発表しました。これは1993年から市場に出回っていた66 MHz FSBを置き換え、100 MHz FSBはペンティウム IIラインの性能を大幅に向上させました。350 MHz以上のペンティウム IIチップはSECCおよびSECC2フォームファクターで発売されました。後期のペンティウム IIは、従来の結合方式ではなく、ダイと直接接触するヒートシンクを使用してフリップチップベースのパッケージングに移行しました。

 

クラムスは4つのキャッシュチップを特徴とし、わずかな性能向上のためにインタリーブ（2x 64ビット）を通じてデュアルポーティングをシミュレートします。一方、デシュートは2つのキャッシュチップしか持っておらず、同じクロックスピードでのL2キャッシュ性能はわずかに低下します。さらに、デシュートは常にECCが有効化されたL2キャッシュを特徴とします。ペンティウム II Xeonは、ワークステーションやサーバー用に設計されたデシュートコアの高級バージョンです。主に異なるタイプのスロット（スロット2）、ケース、ボード設計、より高価なフルスピードカスタムL2キャッシュを使用しました。L2キャッシュは、ボードに搭載された512 KBチップの数を多様化することで、512 KB、1 MB、または2 MBバージョンが生産されました。インテルの「ファミリー/モデル/ステッピング」システムでは、デシュートCPUはファミリー6、モデル5に相当し、部品番号は80523です。