동적 랜덤 액세스 메모리 [DRAM (Dynamic random-access memory)]

동적 랜덤 액세스 메모리(DRAM)는 데이터의 각 비트를 메모리 셀에 저장하는 반도체 메모리 유형으로, 일반적으로 금속 산화물 반도체(MOS) 기술을 기반으로 한 작은 커패시터와 트랜지스터로 구성된다. 대부분의 DRAM 메모리 셀 설계는 커패시터와 트랜지스터를 사용하지만, 일부는 두 개의 트랜지스터만 사용한다. 커패시터를 사용하는 설계에서는 커패시터가 충전되거나 방전될 수 있으며, 이 두 상태는 비트의 두 값을 나타낸다. 충전된 커패시터는 1을, 방전된 커패시터는 0을 나타낸다. 커패시터의 전기적 충전은 서서히 사라지며, 개입하지 않으면 커패시터에 저장된 데이터는 곧 사라진다. 이를 방지하기 위해 DRAM은 외부 메모리 새로 고침 회로를 필요로 하며, 이 회로는 주기적으로 커패시터에 저장된 데이터를 다시 쓰고 원래의 충전 상태로 복원한다. 이 새로 고침 과정은 DRAM의 정의적 특성으로, 데이터 새로 고침이 필요 없는 정적 랜덤 액세스 메모리(SRAM)와 구별된다. 플래시 메모리와 달리 DRAM은 휘발성 메모리로, 전원이 꺼지면 데이터를 빠르게 잃게 된다. 그러나 DRAM은 제한된 데이터 잔존성을 보인다.

 

 

DRAM은 일반적으로 수십 개에서 수십억 개의 DRAM 메모리 셀로 구성된 집적 회로 칩 형태로 제공된다. DRAM 칩은 저비용 고용량 컴퓨터 메모리가 필요한 디지털 전자기기에서 널리 사용된다. DRAM의 가장 큰 응용 분야 중 하나는 현대 컴퓨터와 그래픽 카드의 주요 메모리(일반적으로 RAM이라고 불리는)이며, 그래픽 카드의 주요 메모리는 그래픽 메모리라고 불린다. 또한 많은 휴대용 장치와 비디오 게임 콘솔에서도 사용된다. 대조적으로, DRAM보다 빠르고 비싼 SRAM은 속도가 비용과 크기보다 더 중요한 경우, 예를 들어 프로세서의 캐시 메모리에서 사용된다.

 

DRAM은 SRAM보다 더 복잡한 회로와 타이밍이 요구된다. 이 복잡성은 DRAM 메모리 셀의 구조적 단순성으로 상쇄된다. DRAM은 비트당 하나의 트랜지스터와 커패시터만 필요하며, SRAM은 비트당 네 개 또는 여섯 개의 트랜지스터가 필요하다. 이를 통해 DRAM은 매우 높은 밀도를 달성하면서 비트당 비용을 줄일 수 있다. 데이터를 새로 고치는 과정은 전력을 소비하게 되며, 이로 인해 전체 전력 소비를 관리하기 위한 다양한 기술들이 사용된다. 이러한 이유로 DRAM은 일반적으로 메모리 컨트롤러와 함께 작동해야 하며, 메모리 컨트롤러는 DRAM 파라미터, 특히 메모리 타이밍을 알아야 하며, 이는 DRAM 제조업체와 부품 번호에 따라 다를 수 있다.

 

DRAM은 2017년에 비트당 가격이 47% 상승했으며, 이는 1988년 45% 상승 이후 30년 만에 가장 큰 증가였다. 그러나 최근 몇 년 동안 가격은 하락하고 있다. 2018년에는 "DRAM 시장의 주요 특징은 현재 세 개의 주요 공급업체 — 마이크론 테크놀로지, SK hynix, 삼성 전자가 그들의 생산 용량을 철저히 관리하고 있다는 점"이라고 언급되었다. Kioxia(2017년 분사 후 Toshiba Memory Corporation)는 DRAM을 제조하지 않는다. 다른 제조업체들은 DIMM을 제조하고 판매하지만 그 안의 DRAM 칩을 제조하지 않으며, 예를 들어 Viking Technology와 같은 일부 제조업체는 빠른 슈퍼컴퓨터의 엑사급에서 사용되는 스택형 DRAM을 별도로 판매한다. 또한 후지쯔는 CPU에, AMD는 GPU에, Nvidia는 일부 GPU 칩에서 HBM2를 사용하여 DRAM을 통합한 제품을 판매하고 있다.

 

1968년에 원트랜지스터, 원커패시터 NMOS DRAM 셀의 단면도를 나타내는 회로도. 이는 1968년에 특허를 받았다. 제2차 세계대전 중 블렛클리 파크에서 사용된 암호 분석 기계 'Aquarius'는 하드와이어된 동적 메모리를 포함했다. 종이 테이프를 읽고 그 위의 문자는 "동적 저장소에서 기억되었다." 이 저장소는 대형 커패시터 뱅크를 사용했으며, 커패시터는 충전되거나 그렇지 않았고, 충전된 커패시터는 교차(1)를, 충전되지 않은 커패시터는 점(0)을 나타냈다. 충전은 서서히 사라지기 때문에, 여전히 충전된 커패시터에는 주기적인 펄스를 적용하여 충전을 보충하였다(따라서 '동적'이라는 용어가 사용된다).

 

1965년 11월, Toshiba는 전자 계산기 Toscal BC-1411에 사용할 바이폴라 동적 RAM을 소개했다. 1966년, Toshiba의 Yoshimaru Tomohisa와 Komikawa Hiroshi는 여러 개의 트랜지스터와 커패시터로 구성된 메모리 회로에 대한 일본 특허를 출원했고, 1967년에는 미국 특허를 출원했다.

 

위에서 언급된 초기 DRAM 형태는 바이폴라 트랜지스터를 사용했다. 바이폴라 DRAM은 자기 코어 메모리보다 성능이 향상되었지만, 당시 지배적이었던 자기 코어 메모리의 더 낮은 가격과 경쟁할 수 없었다. 커패시터는 또한 아타나소프-베리 컴퓨터의 드럼, 윌리엄스 튜브, 셀렉트론 튜브와 같은 초기 메모리 방식에서도 사용되었다.

 

1966년에 로버트 드넌드 박사는 IBM의 토머스 J. 왓슨 연구소에서 현대 DRAM 아키텍처를 발명했다. 이 아키텍처는 각 커패시터마다 하나의 MOS 트랜지스터를 갖는 구조로, SRAM은 데이터 비트당 여섯 개의 MOS 트랜지스터가 필요했던 것에 비해, 하나의 트랜지스터만 필요하게 되었다. MOS 기술의 특성을 조사하던 중, 그는 MOS 커패시터가 전하를 저장할 수 있으며, 이 전하가 1과 0을 나타낼 수 있다는 것을 발견했다. 이로 인해 그는 단일 트랜지스터 MOS DRAM 메모리 셀을 개발하게 되었다. 그는 1967년에 특허를 출원하고, 1968년에 미국 특허 번호 3,387,286을 받았다. MOS 메모리는 자기 코어 메모리보다 더 높은 성능을 제공하며, 비용이 저렴하고 전력 소비가 적다. 특허는 다음과 같이 설명한다: "각 셀은 하나의 필드 효과 트랜지스터와 하나의 커패시터를 사용하여 구성된다."

 

MOS DRAM 칩은 1969년에 Sunnyvale, CA에 있는 Advanced Memory Systems, Inc.에서 상용화되었으며, 이 1024 비트 칩은 Honeywell, Raytheon, Wang Laboratories 등에 판매되었다. 같은 해, Honeywell은 Intel에게 그들이 개발한 3트랜지스터 셀을 사용한 DRAM을 제작해 달라고 요청했다. 이는 1970년 초 Intel 1102가 되었다. 그러나 1102는 많은 문제를 겪었고, 이에 Intel은 Honeywell과의 충돌을 피하기 위해 비밀리에 개선된 설계를 시작했다. 이 설계는 1970년 10월 최초로 상용화된 DRAM인 Intel 1103이 되었다.

 

 

DRAM 배열의 원리

DRAM 셀 배열의 기본 구조

DRAM은 일반적으로 각 데이터 비트에 대해 하나의 커패시터와 트랜지스터로 구성된 전하 저장 셀의 직사각형 배열로 배치된다. 오른쪽 그림은 간단한 4×4 셀 배열의 예를 보여준다. 일부 DRAM 배열은 수천 개의 셀로 이루어져 있다.

각 행을 연결하는 긴 수평선은 워드 라인으로 불린다. 각 열의 셀은 두 개의 비트 라인으로 구성되며, 각 비트 라인은 열의 모든 셀에 연결된다 (오른쪽 그림에는 이 중요한 세부 사항이 포함되지 않았다). 이들은 일반적으로 + 비트 라인과 − 비트 라인으로 알려져 있다.

센스 앰프는 본질적으로 비트 라인들 사이에 교차 연결된 인버터쌍으로 구성된다. 첫 번째 인버터는 + 비트 라인에서 입력을 받아 − 비트 라인에 출력을 제공하고, 두 번째 인버터는 − 비트 라인에서 입력을 받아 + 비트 라인에 출력을 제공한다. 이로 인해 양의 피드백이 발생하며, 한 비트 라인은 최대로 높은 전압에, 다른 비트 라인은 최저 전압에 도달하여 안정화된다.

DRAM 저장 셀에서 데이터 비트를 읽는 작업

1. 센스 앰프 분리: 먼저, 센스 앰프는 비활성화된다.
2. 비트 라인 프리차지: 비트 라인은 고정된 전압으로 균등하게 프리차지된다 (예: 0V와 1V 사이에서 0.5V로 설정).
3. 프리차지 회로 끄기: 비트 라인은 길이가 비교적 길기 때문에, 프리차지된 전압을 잠시 동안 유지할 수 있다. 이는 다이나믹 논리의 예시이다.
4. 원하는 행의 워드 라인 활성화: 원하는 행의 워드 라인이 높게 설정되어 셀의 저장 커패시터가 연결된 비트 라인과 연결된다. 이때 트랜지스터가 작동하여 저장된 데이터 값에 따라 커패시터에서 비트 라인으로 전하를 이동시키거나 그 반대로 전하를 이동시킨다. 비트 라인의 커패시턴스가 셀의 커패시턴스보다 크기 때문에, 비트 라인의 전압은 약간 변화한다 (예: 0.54V와 0.45V).
5. 센스 앰프 연결: 센스 앰프가 비트 라인 쌍에 연결되면, 인버터들의 양의 피드백이 발생하여 작은 전압 차이를 증폭시킨다. 이렇게 해서 한 비트 라인은 최대 전압에, 다른 비트 라인은 최소 전압에 도달한다.
6. 데이터 래치: 데이터가 증폭되고, 센스 앰프의 출력은 외부 데이터 버스에 연결된다.
7. 리프레시: 읽기 작업 중에 비트 라인에서 전류가 흐르며 셀을 리프레시한다. 이 과정에서 데이터가 유지되도록 전하가 다시 공급된다.

DRAM에 데이터 쓰기

1. 행 활성화: 데이터를 저장하기 위해 원하는 행이 활성화된다.
2. 비트 라인 전압 강제: 해당 비트 라인의 센스 앰프가 목표한 전압으로 강제로 설정된다.
3. 커패시터 전하 변화: 비트 라인의 전압 변화가 커패시터에 전하를 저장하거나 방전시킨다.
4. 리프레시: 읽기와 마찬가지로 모든 셀이 동시에 감지되고 저장되므로, 해당 행의 데이터가 갱신된다.

리프레시 주기

• 일반적으로 각 행은 64밀리초마다 리프레시 되어야 한다 (JEDEC 표준).
• 시스템은 모든 행을 한 번에 리프레시하거나, 각 행을 시간차를 두고 순차적으로 리프레시할 수 있다.
• 리프레시 주기는 시스템의 메모리 접근 패턴과 리프레시 요구 사항을 고려하여 최적화된다.

메모리 타이밍

• DRAM의 타이밍은 여러 파라미터로 설명되며, 여기에는 tRC, tRAC, tRCD, tRAS, tRP와 같은 값들이 포함된다.
  • tRC: 랜덤 읽기 또는 쓰기 사이클 시간
  • tRAC: /RAS 낮음부터 유효 데이터 출력까지의 시간
  • tRCD: /RAS 낮음부터 /CAS 낮음까지의 시간
  • tRAS: /RAS 펄스의 최소 지속 시간
  • tRP: /RAS 고립 시간
• 최신 DRAM은 시스템 클럭과 동기화되어 작동하며, 이 타이밍 파라미터들이 성능에 큰 영향을 미친다.

커패시터 설계 및 변형

• DRAM 셀은 커패시터를 사용하여 전하를 저장하는데, 최신 DRAM은 보다 고밀도의 저장을 위해 스택형 커패시터와 트렌치 커패시터를 사용한다.
  • 스택형 커패시터는 실리콘 기판 위나 아래에 위치하고, 고속 동작을 위한 설계가 가능하다.
  • 트렌치 커패시터는 실리콘 기판 내에 파여서 만들어지며, 더 작은 면적에서 더 높은 용량을 제공한다.

제안된 셀 설계

• 1T DRAM: 연구 중인 설계로, 기존의 1T1C DRAM에서 커패시터를 없애고, 트랜지스터의 기생 커패시턴스를 이용하여 데이터를 저장하는 방식이다. 이 방식은 더 높은 밀도와 빠른 액세스를 제공할 수 있으나 리프레시가 여전히 필요하다.