정적 랜덤 액세스 메모리 [SRAM (Static random-access memory) / 1963 ~ ]

정적 랜덤 액세스 메모리(SRAM)는 각 비트를 저장하기 위해 래칭 회로(플립플롭)를 사용하는 일종의 랜덤 액세스 메모리(RAM)이다. SRAM은 휘발성 메모리로, 전원이 꺼지면 데이터가 사라진다. ‘정적’이라는 용어는 SRAM을 동적 랜덤 액세스 메모리(DRAM)와 구분짓는 특성을 의미한다. SRAM은 전원이 공급되는 동안 데이터를 영구적으로 유지하지만, DRAM은 몇 초 이내에 데이터가 휘발되므로 주기적으로 리프레시(refresh)해야 한다. SRAM은 DRAM보다 빠르지만 실리콘 면적과 비용 측면에서 더 비쌌다. 일반적으로 SRAM은 CPU의 캐시 및 내부 레지스터에 사용되며, DRAM은 컴퓨터의 주요 메모리로 사용된다.

 

 

SRAM은 1963년 Fairchild Semiconductor의 Robert Norman에 의해 세미컨덕터 바이폴라 SRAM이 발명되었고, 1964년에는 John Schmidt가 금속 산화물 반도체(MOS) SRAM을 발명했다. 최초의 장치는 64비트 MOS p-채널 SRAM이었다. 1960년대에는 CMOS 기술이 발명되면서 SRAM은 CMOS 기반 기술 제조 공정의 주요 동력이 되었다. 1964년, IBM의 Arnold Farber와 Eugene Schlig는 트랜지스터 게이트와 터널 다이오드 래치를 사용하여 하드와이어 메모리 셀을 만들었고, 이후 이를 두 개의 트랜지스터와 두 개의 저항으로 교체하여 Farber-Schlig 셀로 알려지게 되었다. 그들은 1965년에 이 셀을 기반으로 16비트 실리콘 메모리 칩을 만들었고, 84개의 트랜지스터, 64개의 저항, 4개의 다이오드가 사용되었다.

 

1969년 4월, Intel은 처음으로 64비트 SRAM 메모리 칩인 Intel 3101을 출시했으며, 이는 부피가 큰 자기 코어 메모리 모듈을 대체하기 위한 것이었다. 이 칩은 바이폴라 접합 트랜지스터를 기반으로 설계되었으며, Rubylith를 사용하여 설계되었다.

SRAM은 휘발성 메모리로 분류되지만, 데이터 잔존성(data remanence)을 나타낸다. SRAM은 간단한 데이터 접근 모델을 제공하며, 리프레시 회로가 필요 없고 성능과 신뢰성이 좋으며 유휴 시 전력 소비가 적다. SRAM은 비트당 더 많은 트랜지스터를 필요로 하기 때문에 DRAM보다 밀도가 낮고 비싸며, 읽기 또는 쓰기 접근 시 전력 소비가 더 높다. SRAM의 전력 소비는 액세스 빈도에 따라 크게 달라진다.

 

SRAM은 산업용 및 과학 시스템, 자동차 전자기기 등 다양한 임베디드 시스템에 사용되며, 이 경우 ESRAM이라고도 불린다. 또한, SRAM은 디지털 신호 처리 회로에서 듀얼 포트 형태로 사용되기도 한다. 컴퓨터에서는 CPU 레지스터 파일, 내부 CPU 캐시, 내부 GPU 캐시, 외부 버스트 모드 SRAM 캐시, 하드 디스크 버퍼, 라우터 버퍼 등에서 사용된다. LCD 화면과 프린터에도 이미지가 표시되거나 출력될 때 SRAM이 사용된다. 초기 개인용 컴퓨터들인 ZX80, TRS-80 Model 100, VIC-20 등에서는 주 메모리로 SRAM이 사용되었다.

 

1980년대 후반부터 1990년대 초반까지 일부 초기 메모리 카드에서는 SRAM을 저장 매체로 사용했으며, 이 경우 SRAM의 내용을 유지하기 위해 리튬 배터리가 필요했다. SRAM은 마이크로컨트롤러에 통합되어 사용되기도 하는데, 보통 수십 바이트에서 수 메가바이트까지 포함된다. 또한, 많은 고성능 CPU의 온칩 캐시에도 SRAM이 통합되어 사용된다.

 

취미 활동에서는 주로 집에서 프로세서를 조립하는 사람들 사이에서 SRAM이 선호되기도 한다. SRAM은 DRAM보다 인터페이싱이 간단하여 리프레시 사이클이 필요 없고 주소 및 데이터 버스가 종종 직접 접근이 가능하기 때문이다. 일반적으로 SRAM은 칩 선택(CE), 쓰기 선택(WE), 출력 선택(OE)만을 필요로 한다. 동기식 SRAM에서는 클럭(CLK)도 추가된다.

 

비휘발성 SRAM(nvSRAM)은 표준 SRAM 기능을 가지면서 전원 공급이 끊겨도 데이터를 저장할 수 있어 중요한 정보의 보존을 보장한다. nvSRAM은 네트워킹, 항공우주, 의료 등 다양한 분야에서 사용된다. 의사 결정이 중요한 상황에서 배터리를 사용할 수 없는 경우에 적합하다.

 

 

 

의사정적 RAM(PSRAM)은 DRAM과 자체 리프레시 회로를 결합한 형태로, 외부적으로는 느린 SRAM처럼 보이지만, DRAM보다 밀도와 비용이 더 유리하며, DRAM의 접근 복잡성은 없다. 트랜지스터 유형에 따라 바이폴라 접합 트랜지스터와 MOSFET이 사용된다. 바이폴라 트랜지스터는 매우 빠르지만 전력 소비가 높고, MOSFET은 낮은 전력을 소비한다.

 

SRAM 셀의 가장 일반적인 형태는 6트랜지스터(6T) CMOS SRAM 셀이다. 이 셀은 네 개의 트랜지스터가 교차 결합된 인버터를 형성하여 각 비트를 저장하며, 두 개의 추가적인 액세스 트랜지스터가 읽기 및 쓰기 작업 동안 셀에 대한 접근을 제어한다. 이 구조는 SRAM이 DRAM보다 더 빠른 이유 중 하나이다. SRAM에서는 주소 비트가 한 번에 모두 수신되지만, DRAM에서는 주소가 두 부분으로 나뉘어 전송되므로 속도에 차이가 생긴다. 4트랜지스터(4T) SRAM은 단일 칩 SRAM 장치에서 많이 사용되며, 고저항 풀업 저항기를 사용할 수 있도록 특별한 공정을 거친다. 4T SRAM은 더 높은 정적 전력을 소비하는 단점이 있지만, 밀도를 높이는 장점이 있다.

 

셀의 접근은 워드 라인(WL)으로 활성화되며, 이 라인은 액세스 트랜지스터를 제어하여 셀을 비트 라인에 연결한다. 읽기 작업에서는 비트 라인이 인버터에 의해 적극적으로 구동되어 데이터 전송 속도가 빨라진다. SRAM의 셀 크기는 사용된 제조 공정의 최소 기능 크기에 따라 결정된다.

 

SRAM 셀은 세 가지 상태를 가진다: 대기, 읽기, 쓰기. 각 상태는 다음과 같이 동작한다.

 

대기 상태에서는 워드 라인이 활성화되지 않으면 액세스 트랜지스터 M5와 M6가 셀을 비트 라인에서 분리한다. M1에서 M4까지의 두 교차 결합된 인버터는 전원이 연결되어 있는 한 서로를 계속 강화한다.

 

읽기 상태에서는 이론적으로 워드 라인 WL만 활성화하여 SRAM 셀의 상태를 하나의 액세스 트랜지스터와 비트 라인(M6, BL)을 통해 읽을 수 있다. 하지만 비트 라인은 상대적으로 길고 큰 기생 용량을 갖고 있기 때문에, 실제로는 비트 라인을 높은 전압(로직 1)으로 프리차지하여 읽기 사이클을 시작한다. 그런 다음 워드 라인 WL을 활성화하면 액세스 트랜지스터 M5와 M6가 활성화되어 한 비트 라인 BL의 전압이 약간 떨어지게 된다. 이때 BL과 BL 라인 간에는 작은 전압 차이가 발생하고, 감지 증폭기가 어느 라인이 더 높은 전압을 가지는지 감지하여 1 또는 0이 저장되었음을 판단한다. 감지 증폭기의 민감도가 높을수록 읽기 속도가 빨라진다. NMOS가 더 강력하므로 풀다운이 더 쉬운 이유로 비트 라인은 전통적으로 높은 전압으로 프리차지된다. 많은 연구자들이 전력 소비를 줄이기 위해 비트 라인을 약간 낮은 전압으로 프리차지하려고 시도하고 있다.

 

쓰기 상태에서는 비트 라인에 기록할 값을 적용하여 쓰기 사이클을 시작한다. 0을 쓰기 위해서는 비트 라인에 0을 적용한다. 예를 들어, BL을 1로 설정하고 BL을 0으로 설정하는 것이다. 이는 SR 래치에 리셋 펄스를 적용하는 것과 비슷하여 플립플롭이 상태를 변경한다. 1을 쓰려면 비트 라인의 값을 반전시킨다. 그런 다음 WL을 활성화하여 저장할 값을 래치한다. 이 과정은 비트 라인 입력 드라이버가 셀 자체의 상대적으로 약한 트랜지스터들보다 훨씬 강력하게 설계되어 이전 상태를 쉽게 덮어쓸 수 있기 때문에 가능하다. 실제로 액세스 NMOS 트랜지스터 M5와 M6는 셀 내의 하단 NMOS(M1, M3) 또는 상단 PMOS(M2, M4) 트랜지스터보다 더 강력해야 한다. 이는 PMOS 트랜지스터가 같은 크기일 때 NMOS보다 훨씬 약하기 때문이다. 따라서 한 트랜지스터 쌍(M3, M4)이 쓰기 과정에서 약간 덮어쓰여지면, 반대 쌍(M1, M2)의 게이트 전압도 변경된다. 이로 인해 M1과 M2 트랜지스터는 더 쉽게 덮어쓰여지고, 교차 결합된 인버터들이 쓰기 과정을 확대시킨다.

 

버스 동작에서는 70ns의 접근 시간을 가진 RAM이 주소 라인이 유효해진 시점으로부터 70ns 이내에 유효 데이터를 출력한다. 일부 SRAM 셀은 페이지 모드를 갖고 있어, 페이지의 단어(256, 512 또는 1024 단어)를 순차적으로 읽을 수 있으며, 이때 접근 시간이 크게 짧아진다(일반적으로 약 30ns). 페이지는 상위 주소 라인을 설정하여 선택하고, 그 후 하위 주소 라인을 통해 순차적으로 단어를 읽는다.

 

생산상의 도전 과제는 1987년부터 2017년까지 30년 동안 계속해서 감소한 트랜지스터 크기(노드 크기)로 인해 SRAM 셀 토폴로지의 축소 속도가 둔화되었으며, 셀을 더 촘촘하게 배치하는 것이 어려워졌다는 점이다. 그 이유 중 하나는 트랜지스터 크기를 축소하면 SRAM의 신뢰성 문제가 발생하기 때문이다. 안정성 문제를 겪지 않는 SRAM 셀을 설계하기 위해 세심한 설계가 필요하다. FinFET 트랜지스터 구현을 도입하면서 SRAM 셀은 점점 더 비효율적인 크기를 가지게 되었다.

 

크기 문제 외에도 현대 SRAM 셀에서 중요한 문제는 정적 전류 누설이다. 이 전류는 양극 전원(Vdd)에서 셀을 거쳐 접지로 흐르며, 셀 온도가 상승할수록 기하급수적으로 증가한다. 셀의 전력 소모는 활성 상태와 대기 상태 모두에서 발생하므로 유용한 작업 없이 에너지를 낭비하게 된다. 지난 20년 동안 이 문제는 데이터 유지 전압 기법(DRV)을 통해 부분적으로 해결되었으나, 노드 크기 감소로 인해 감소율이 약 2로 떨어졌다.

 

이 두 가지 문제로 인해 에너지 효율적이고 밀도가 높은 SRAM 메모리를 개발하는 것이 점점 더 어려워졌으며, 반도체 산업은 STT-MRAM 및 F-RAM과 같은 대체 기술을 찾고 있다.

 

2019년, 프랑스의 한 연구소는 IoT 용도로 설계된 28nm로 제작된 집적 회로(IC)에 관한 연구를 발표했다. 이 IC는 완전 소진된 실리콘 온 인슐레이터(FD-SOI) 트랜지스터를 사용하며, 동기식/비동기식 접근을 위한 듀얼 포트 SRAM 메모리 레일과 선택적 가상 접지(SVGND)를 갖추고 있었다. 연구는 휴면 및 읽기 모드에서 초저전류 SVGND를 달성했다고 주장하며, 이를 통해 전압을 세밀하게 조정하여 성과를 얻었다.