AMD K5 [AMD / March 27, 1996]

K5는 AMD의 첫 번째 x86 프로세서로, 전적으로 내부에서 개발되었다. 1996년 3월에 출시된 이 프로세서는 인텔의 펜티엄 마이크로프로세서와 주된 경쟁 관계에 있었다. K5는 야심찬 설계로, 기술 솔루션과 내부 아키텍처 면에서 펜티엄 프로에 가까웠다. 그러나 최종 제품은 성능 면에서 펜티엄에 더 가까웠고, 클럭 속도당 성능은 펜티엄보다 더 빠른 편이었다.

 

K5는 내부에서 개발된 고도로 병렬화된 RISC 프로세서 아키텍처를 기반으로 하며, x86 디코딩 프런트 엔드를 갖추고 있다. K5는 우수한 x86 호환성을 제공하였고, 내부에서 개발된 테스트 스위트는 이후 프로젝트에 매우 유용하였다. 모든 모델은 430만 개의 트랜지스터를 포함하고 있으며, 다섯 개의 정수 유닛이 명령어를 아웃 오브 오더로 처리할 수 있고, 하나의 부동 소수점 유닛이 있다. 브랜치 타겟 버퍼는 펜티엄의 네 배 크기였으며, 레지스터 리네이밍은 레지스터 종속성을 극복하는 데 도움을 주었다. 명령어의 예측 실행은 파이프라인 정체를 줄였다. 16KB의 4-way 세트 연관 명령어 캐시와 8KB의 데이터 캐시를 갖추고 있었다. 부동 소수점 나눗셈과 제곱근 마이크로코드는 기계적으로 검증되었다. 부동 소수점 초월적 명령어는 하드웨어로 구현되었으며, 모든 피연산자에 대해 수학적 결과에 충실하였다.

 

K5 프로젝트는 AMD가 인텔의 기술적 리더십을 가져올 수 있는 초기 기회를 나타낸다. 이 칩은 올바른 설계 개념을 다루었지만, 실제 엔지니어링 구현에는 문제들이 있었다. 낮은 클럭 속도는 부분적으로 AMD가 당시 "최첨단" 제조 회사로서의 한계 때문이었고, 부분적으로는 디자인 자체의 복잡성으로 인해 시계 주파수 조정이 어려웠다. 또한 K5의 부동 소수점 성능은 Cyrix 6x86보다 우수하다고 평가되었지만, 펜티엄보다는 느렸으며, 더 신뢰할 수 있는 초월적 함수 결과를 제공하였다. 시장 출시가 지연되었고 성능 기대치에 미치지 못함에 따라 K5는 이전의 Am486 및 이후의 AMD K6만큼 큰 컴퓨터 제조업체들 사이에서 수용되지 못하였다.

 

K5 아키텍처는 내부적으로 SSA/5와 5k86으로 불리는 두 가지 개정판이 있었으며, 모두 K5 레이블로 출시되었다. "SSA/5" CPU의 원래 세트는 브랜치 예측 유닛이 비활성화되어 있었고 추가 내부 대기 상태가 추가되었으며, 이러한 문제들은 "5k86"로 개선되어 클럭 당 최대 30% 더 나은 성능을 제공하였다. "SSA/5" 라인은 75MHz에서 100MHz까지 운영되었고, "5k86" 라인은 90MHz에서 133MHz까지 운영되었다. 그러나 AMD는 성능 등급(PR 등급)을 사용하여 칩을 펜티엄과의 정수 성능에 따라 제안된 동등성으로 라벨링하였다. 따라서 116MHz 칩은 "K5 PR166"으로 마케팅되었다. 제조 지연으로 인해 PR200의 출시는 K6 출시와 거의 동시에 이루어졌다. AMD는 두 칩이 경쟁하지 않기를 원했기 때문에 K5-PR200은 소량만 출시되었다.

 

SSA/5

• 판매 모델: 5K86 P75 ~ P100, 이후 K5 PR75 ~ PR100
• 트랜지스터 수: 430만 개, 500nm 또는 350nm
• L1 캐시: 8KB + 16KB (데이터 + 명령어)
• 소켓: Socket 5 및 Socket 7
• VCore: 3.52V
• 전면 버스: 50MHz (PR75), 60MHz (PR90), 66MHz (PR100)
• 첫 출시: 1996년 3월 27일
• 클럭 속도: 75MHz, 90MHz, 100MHz

5k86

• 판매 모델: K5 PR120 ~ PR166; 이후 PR200
• 트랜지스터 수: 430만 개, 350nm
• L1 캐시: 8KB + 16KB (데이터 + 명령어)
• 소켓: Socket 5 및 Socket 7
• VCore: 3.52V
• 전면 버스: 60MHz (PR120/150), 66MHz
• 첫 출시: 1996년 10월 7일
• 클럭 속도: 90MHz (PR120), 100MHz (PR133), 105MHz (PR150), 116.6MHz (PR166), 133MHz (PR200)

---

 

The K5 is AMD's first x86 processor developed entirely in-house. Introduced in March 1996, it faced primary competition from Intel's Pentium microprocessor. The K5 was an ambitious design, more aligned with the Pentium Pro in terms of technical solutions and internal architecture. However, the final product's performance was closer to that of the Pentium, although it was faster clock-for-clock.

 

Technical Details

The K5 was based on an internal highly parallel RISC processor architecture with an x86 decoding front-end. It offered good x86 compatibility, and the in-house-developed test suite proved invaluable for later projects. All models contained 4.3 million transistors, with five integer units capable of processing instructions out of order and one floating-point unit. The branch target buffer was four times the size of the Pentium's, and register renaming helped to overcome register dependencies. The chip's speculative execution of instructions reduced pipeline stalls. It had a 16 KB four-way set-associative instruction cache and an 8 KB data cache. The floating-point divide and square-root microcode were mechanically proven. The floating-point transcendental instructions were implemented in hardware and were accurate for all operands.

 

Performance

The K5 project represented an early opportunity for AMD to take technical leadership from Intel. While the chip addressed the right design concepts, the actual engineering implementation had issues. The low clock rates were partly due to AMD's limitations as a "cutting edge" manufacturing company at the time and partly due to the design itself, which had many levels of logic, hindering clock scaling. Additionally, while the K5's floating-point performance was considered superior to that of the Cyrix 6x86, it was slower than the Pentium, although it provided more reliable transcendental function results. Due to its late market entry and failure to meet performance expectations, the K5 did not gain acceptance among major computer manufacturers like the earlier Am486 and later AMD K6.

 

Models

There were two revisions of the K5 architecture, internally referred to as SSA/5 and 5k86, both released under the K5 label. The original "SSA/5" CPUs had their branch prediction unit disabled and additional internal wait states added; these issues were remedied with the "5k86," resulting in up to 30% better performance clock-for-clock. The "SSA/5" line operated from 75 to 100 MHz, while the "5k86" line ran from 90 to 133 MHz. AMD used what it called a performance rating (PR rating) to label the chips according to their suggested equivalence in integer performance to a Pentium of that clock speed. Thus, a 116 MHz chip from the second line was marketed as the "K5 PR166." Manufacturing delays caused the PR200's arrival to nearly coincide with the release of the K6. AMD did not want the two chips competing, so the K5-PR200 only arrived in small numbers.

 

SSA/5

• Sold as 5K86 P75 to P100, later as K5 PR75 to PR100
• 4.3 million transistors in 500 or 350 nm
• L1 Cache: 8 + 16 KB (data + instructions)
• Socket: Socket 5 and Socket 7
• VCore: 3.52 V
• Front side bus: 50 (PR75), 60 (PR90), 66 MHz (PR100)
• First release: March 27, 1996
• Clock rate: 75, 90, 100 MHz

5k86

• Sold as K5 PR120 to PR166; later PR200
• 4.3 million transistors in 350 nm
• L1 Cache: 8 + 16 KB (data + instructions)
• Socket: Socket 5 and Socket 7
• VCore: 3.52 V
• Front side bus: 60 (PR120/150), 66 MHz
• First release: October 7, 1996
• Clock rate: 90 (PR120), 100 (PR133), 105 (PR150), 116.6 (PR166), 133 MHz (PR200)

---

K5はAMDが完全に社内で開発した初のx86プロセッサです。1996年3月に導入され、主な競合相手はインテルのペンティウムマイクロプロセッサでした。K5は野心的な設計で、技術的な解決策と内部アーキテクチャの面でペンティウムプロに近いものでした。しかし、最終製品は性能の面でペンティウムに近く、クロック当たりの性能はペンティウムよりも速かったです。

 

技術的詳細

K5は内部で開発された高い並列性を持つRISCプロセッサアーキテクチャに基づいており、x86デコーディングフロントエンドを備えています。良好なx86互換性を提供し、社内で開発されたテストスイートは後のプロジェクトに非常に役立ちました。すべてのモデルは430万個のトランジスタを含み、5つの整数ユニットが命令をアウトオブオーダーで処理でき、1つの浮動小数点ユニットがあります。ブランチターゲットバッファはペンティウムの4倍のサイズで、レジスタリネーミングはレジスタ依存性を克服するのに役立ちました。チップの命令の投機的実行はパイプラインの停滞を減少させました。16KBの4ウェイセット連想命令キャッシュと8KBのデータキャッシュを備えていました。浮動小数点除算と平方根マイクロコードは機械的に検証されています。浮動小数点超越命令はハードウェアで実装され、すべてのオペランドに対して正確でした。

 

性能

K5プロジェクトはAMDがインテルから技術的リーダーシップを取るための初期の機会を示しています。このチップは正しい設計コンセプトを扱いましたが、実際のエンジニアリング実装には問題がありました。低いクロック速度は、部分的には当時のAMDの「最先端」製造会社としての限界に起因し、部分的にはデザイン自体の多くのロジックレベルがクロックスケーリングを妨げていました。さらに、K5の浮動小数点性能はCyrix 6x86よりも優れていると評価されましたが、ペンティウムには劣り、より信頼できる超越関数の結果を提供しました。市場投入が遅れ、性能期待を満たさなかったため、K5は以前のAm486や後のAMD K6ほど大手コンピュータ製造業者の間で受け入れられませんでした。

モデル

K5アーキテクチャには内部でSSA/5と5k86と呼ばれる2つの改訂版があり、両方ともK5ラベルでリリースされました。元の「SSA/5」CPUはブランチ予測ユニットが無効化され、追加の内部待機状態が追加されており、これらの問題は「5k86」で改善され、クロックあたり最大30%のパフォーマンス向上を実現しました。「SSA/5」ラインは75MHzから100MHzで動作し、「5k86」ラインは90MHzから133MHzで動作しました。AMDは、チップをそのクロックスピードのペンティウムにおける整数性能との提案された同等性に基づいて性能評価（PR評価）でラベル付けしました。したがって、2番目のラインの116MHzチップは「K5 PR166」としてマーケティングされました。製造の遅れにより、PR200の登場はK6のリリースとほぼ同時になりました。AMDは2つのチップが競合しないようにしたいため、K5-PR200は少数のみ出荷されました。

 

SSA/5

• 5K86 P75からP100として販売され、その後K5 PR75からPR100として販売
• 430万トランジスタ、500nmまたは350nm
• L1キャッシュ: 8 + 16 KB（データ + 命令）
• ソケット: Socket 5およびSocket 7
• VCore: 3.52 V
• フロントサイドバス: 50（PR75）、60（PR90）、66 MHz（PR100）
• 初回リリース: 1996年3月27日
• クロックレート: 75, 90, 100 MHz

5k86

• K5 PR120からPR166として販売; 後にPR200
• 430万トランジスタ、350nm
• L1キャッシュ: 8 + 16 KB（データ + 命令）
• ソケット: Socket 5およびSocket 7
• VCore: 3.52 V
• フロントサイドバス: 60（PR120/150）、66 MHz
• 初回リリース: 1996年10月7日
• クロックレート: 90（PR120）、100（PR133）、105（PR150）、116.6（PR166）、133 MHz（PR200）