Intel i860 [Intel / 1989]

 

 

인텔 i860(80860으로도 알려짐)은 1989년에 인텔이 소개한 RISC 마이크로프로세서 디자인이다. 이는 1980년대 초반 실패한 인텔 iAPX 432 이후 인텔이 처음으로 시도한 새로운 고급 명령어 집합 아키텍처이다. i860은 세계 최초의 백만 트랜지스터 칩으로 출시되었으며, 인텔 i960보다 큰 주목을 받았지만 상업적 성공은 거두지 못하고 1990년대 중반에 프로젝트가 종료되었다.

 

i860 XR

• 일반 정보: 1989년 출시, 1990년대 중반 단종
• 최대 CPU 클록 속도: 25 MHz에서 40 MHz
• L1 캐시: 4 KB(명령어) + 8 KB(데이터)

i860 XP

• 일반 정보: 1991년 출시, 1990년대 중반 단종
• 최대 CPU 클록 속도: 40 MHz에서 50 MHz
• L1 캐시: 16 KB + 16 KB

i860 아키텍처의 첫 번째 구현인 i860 XR 마이크로프로세서는 25, 33 또는 40 MHz에서 작동했다. 두 번째 세대인 i860 XP 마이크로프로세서는 더 큰 온칩 캐시와 더 빠른 버스, 그리고 멀티프로세서 시스템을 위한 캐시 일관성을 지원하는 하드웨어를 추가했다. XP의 제조 공정이 1μm에서 0.8 CHMOS V로 줄어들면서 클록 속도가 40 MHz 및 50 MHz로 증가했다.

기술적 특징

i860은 VLIW 아키텍처와 고속 부동 소수점 연산 지원 등 당시에는 독특한 여러 기능을 결합했다. 설계는 두 가지 클래스의 명령어를 사용하며, "코어" 명령어는 32비트 ALU를 사용하고 "부동 소수점 또는 그래픽" 명령어는 부동 소수점 덧셈기, 곱셈기 또는 64비트 정수 그래픽 장치에서 작동한다. 이 시스템은 ALU, 부동 소수점 덧셈기, 부동 소수점 곱셈기 및 그래픽 장치에 대해 별도의 파이프라인을 갖추고 있다.

모든 데이터 버스는 최소 64비트 폭이었으며, 내부 메모리 버스는 128비트 폭이었다. "코어" 클래스 명령어는 32개의 32비트 정수 레지스터를 사용하고, "부동 소수점 또는 그래픽" 명령어는 부동 소수점 유닛이 접근할 수 있는 32개의 32비트 또는 16개의 64비트 또는 8개의 128비트 부동 소수점 레지스터로 구성된다.

i860의 명령어는 8비트에서 128비트까지 다양한 데이터 크기에서 작동하며, 그래픽은 기본 64비트 정수 수학 외에도 SIMD와 유사한 명령어를 지원한다.

이 디자인은 컴파일러가 파이프라인을 효과적으로 채우도록 요구하는 VLIW 아키텍처를 사용하고, 이는 CPU에서 실행 시간에 명령어를 예약하는 전통적인 방식과는 다르다. 이러한 설계는 특정 그래픽 및 부동 소수점 알고리즘을 고속으로 실행할 수 있도록 했지만, 일반 응용 프로그램에서의 성능은 저하되었고 효율적으로 프로그래밍하기 어려웠다.

i860은 비지연 및 지연 분기 명령어를 모두 갖추고 있으며, 지연 분기를 수행할 경우 다음 명령어가 실행된 후 분기 대상 명령어로 제어가 전환된다.

성능

종이 위에서는 성능이 인상적이었지만, 실제 성능은 그렇지 못했다. 코드 경로의 예측이 어렵고, 컴파일 타임에 명령어를 적절하게 정렬하기가 매우 어려웠기 때문이다. 예를 들어, 두 숫자를 더하는 명령어는 캐시에 데이터가 없는 경우 상당히 오래 걸릴 수 있다. 잘못된 추측이 이루어지면 전체 파이프라인이 멈추게 된다. 이러한 이유로 i860의 성능은 실질적으로 기대에 미치지 못했다.

 

1990년대 후반, 인텔은 RISC 라인을 ARM 기반 설계로 교체했다. 앤디 그로브는 i860의 시장 실패에 대해 "우리는 486과 i860 두 가지 강력한 칩을 동시에 소개했지만, 고객들은 인텔이 어떤 기술을 지향하는지 혼란스러웠다"고 언급했다.

---

 

 

 

The Intel i860 (also known as 80860) is a RISC microprocessor design introduced by Intel in 1989. It was one of Intel's first attempts at an entirely new high-end instruction set architecture since the failed Intel iAPX 432 from the early 1980s. The i860 was the world's first million-transistor chip. It was released with considerable fanfare, slightly overshadowing the earlier Intel i960, which found success in some embedded systems. However, the i860 never achieved commercial success and the project was terminated in the mid-1990s.

 

i860 XR

• General Information: Launched in 1989, discontinued in the mid-1990s
• Max CPU Clock Rate: 25 MHz to 40 MHz
• L1 Cache: 4 KB (I) + 8 KB (D)

i860 XP

• General Information: Launched in 1991, discontinued in the mid-1990s
• Max CPU Clock Rate: 40 MHz to 50 MHz
• L1 Cache: 16 KB + 16 KB

The first implementation of the i860 architecture is the i860 XR microprocessor, which operated at 25, 33, or 40 MHz. The second-generation i860 XP microprocessor added larger on-chip caches, faster buses, and hardware support for cache consistency in multiprocessor systems. The process shrink for the XP increased the clock speed to 40 and 50 MHz.

Technical Features

The i860 combined unique features for its time, notably its VLIW architecture and strong support for high-speed floating-point operations. It used two classes of instructions: "core" instructions utilizing a 32-bit ALU and "floating-point or graphics" instructions operating on a floating-point adder, multiplier, or a 64-bit integer graphics unit.

All data buses were at least 64 bits wide, and the internal memory bus was 128 bits wide. The "core" class instructions used thirty-two 32-bit integer registers, while the floating-point instructions accessed a register file as either thirty-two 32-bit, sixteen 64-bit, or eight 128-bit floating-point registers.

The i860's architecture required compilers to order instructions efficiently to keep the pipelines filled, which proved challenging in practice. While theoretically capable of peak performance, real-world performance often fell short.

Performance

On paper, the performance was impressive, but real-world performance was disappointing due to difficulties in predicting runtime code paths. As compilers improved, the overall performance of the i860 also improved, but by that time, many other RISC designs had surpassed it.

In the late 1990s, Intel replaced its entire RISC line with ARM-based designs. Andy Grove suggested that the failure of the i860 was due to Intel being stretched too thin, causing confusion about what the company stood for.

---

 

インテル i860（80860としても知られる）は、1989年にインテルが導入したRISCマイクロプロセッサ設計です。これは、1980年代初頭の失敗したインテル iAPX 432以来、インテルがまったく新しい高性能命令セットアーキテクチャに初めて挑戦したものです。i860は世界初の百万トランジスタチップであり、かなりの注目を集めて発売されましたが、以前のインテル i960の影が少しかかりました。i960は一部の組み込みシステムで成功を収めましたが、i860は商業的成功を収めることはなく、1990年代中頃にプロジェクトは終了しました。

実装

i860 XR

• 一般情報: 1989年に発売、1990年代中頃に廃止
• 最大CPUクロック速度: 25 MHzから40 MHz
• L1キャッシュ: 4 KB（命令）+ 8 KB（データ）

i860 XP

• 一般情報: 1991年に発売、1990年代中頃に廃止
• 最大CPUクロック速度: 40 MHzから50 MHz
• L1キャッシュ: 16 KB + 16 KB

i860アーキテクチャの最初の実装は、25、33、または40 MHzで動作するi860 XRマイクロプロセッサです。第二世代のi860 XPマイクロプロセッサは、より大きなオンチップキャッシュ、より高速なバス、そしてマルチプロセッサシステムにおけるキャッシュの一貫性をサポートするハードウェアを追加しました。XPのプロセスシュリンクにより、クロック速度は40 MHzおよび50 MHzに増加しました。

技術的特徴

i860は、その当時には独特な機能を組み合わせており、特にVLIWアーキテクチャと高速な浮動小数点演算の強力なサポートがありました。32ビットALUを使用する「コア」命令と、浮動小数点加算器、乗算器、または64ビット整数グラフィックユニットで動作する「浮動小数点またはグラフィック」命令の2つのクラスの命令を使用しました。

すべてのデータバスは少なくとも64ビット幅であり、内部メモリバスは128ビット幅でした。「コア」クラスの命令は32の32ビット整数レジスタを使用し、浮動小数点命令は32の32ビット、16の64ビット、または8の128ビット浮動小数点レジスタとしてアクセスされました。

i860のアーキテクチャは、コンパイラが効率的に命令を順序付けてパイプラインを満たす必要がありましたが、実際には困難でした。理論的にはピーク性能を達成可能でしたが、実世界の性能はしばしば期待に届きませんでした。

性能

理論上は性能が印象的でしたが、実際の性能は失望をもたらしました。これは、ランタイムコードパスの予測が難しかったためです。コンパイラが改善されるにつれて、i860の全体的な性能も向上しましたが、その頃には他のRISC設計がすでにそれを超えていました。

1990年代後半、インテルはすべてのRISCラインをARMベースの設計に置き換えました。アンディ・グローブは、i860の失敗はインテルが薄く広がりすぎていたためであり、会社が何を目指しているのかについての混乱を引き起こしたと示唆しました。