Intel i960 [Intel / April 6, 1988]

 

인텔의 i960(또는 80960)은 1990년대 초반에 임베디드 마이크로컨트롤러 디자인으로 인기를 끌었던 RISC 기반 마이크로프로세서 디자인이다. 이 프로세서는 AMD 29000과 함께 이 분야에서 가장 많이 팔린 CPU가 되었다. 그럼에도 불구하고 인텔은 1990년대 후반에 i960의 마케팅을 중단했으며, 이는 DEC와의 합의 결과로 인텔이 StrongARM CPU 생산 권리를 받게 된 것이다. 이 프로세서는 몇 가지 군사 응용 프로그램에서 여전히 사용되고 있다.

i960 디자인은 1980년대 초반 인텔의 iAPX 432 디자인 실패에 대응하여 시작되었다. iAPX 432는 Ada와 Lisp와 같은 태그가 붙고 보호된, 가비지 수집이 가능한 메모리를 지원하는 고급 언어를 하드웨어에서 직접 지원하기 위해 설계되었으나, 그 복잡한 명령어 집합, 다중 칩 구현 및 설계 결함으로 인해 동시대의 다른 프로세서들에 비해 매우 느렸다.

1984년 인텔과 지멘스는 BiiN이라는 고급, 장애 허용, 객체 지향 컴퓨터 시스템을 생성하기 위한 공동 프로젝트를 시작하였다. 이 프로젝트에는 원래 i432 팀의 많은 구성원들이 합류하였으며, IBM에서 온 새로운 수석 설계자 글렌포드 마이어스가 이끌게 되었다. BiiN 시스템의 목표 시장은 은행, 산업 시스템 및 원자력 발전소와 같은 고신뢰성 컴퓨터 사용자들이었다.

인텔의 BiiN 시스템에 대한 주요 기여는 i432의 보호 메모리 개념에서 영향을 받은 새로운 프로세서 디자인이었다. 이 새로운 디자인은 성능을 개선하고 i432의 실패로 이어진 문제들을 피하기 위한 여러 기능을 포함할 예정이다. 첫 번째 960 프로세서는 1985년 10월에 최종 디자인 단계인 테이핑 아웃(taping-out)에 들어갔으며, 그 달에 제조로 전송되었고, 첫 번째 작동 칩은 1985년 말과 1986년 초에 도착하였다.

BiiN 노력은 시장 forces로 인해 결국 실패하였고, 960은 용도를 잃게 되었다. 마이어스는 BiiN 시스템을 위해 만들어진 전체 기능 아키텍처의 몇 가지 하위 집합을 추출하여 디자인을 구제하려고 시도하였다. 그는 인텔 경영진에게 i960(당시 "P7"로 알려진)을 일반 목적 프로세서로 마케팅할 것을 설득하려 하였으나, 인텔 경영진은 이를 지원하지 않았다. 그러나 이 칩은 초기 고성능 32비트 임베디드 시스템에서 수요를 얻었다.

i960의 수석 설계자는 초비대칭성 전문인 프레드 폴락으로, 그는 또한 인텔 iAPX 432의 수석 엔지니어이자 i686 칩인 펜티엄 프로의 수석 설계자였다.

 

아키텍처

i960 패밀리는 상위 이진 호환성을 위해 설계된 네 가지 뚜렷한 아키텍처를 특징으로 한다.

1. 코어 아키텍처는 RISC와 유사한 코어
2. 수치 아키텍처는 부동 소수점을 추가
3. 보호 아키텍처는 페이지 메모리 관리, 사용자/관리자 보호, 문자열 명령, 프로세스 스케줄링, 운영 체제를 위한 프로세스 간 통신, 대칭 다중 처리 기능을 추가
4. 확장 아키텍처는 응용 프로그램을 위한 객체 보호 및 프로세스 간 통신 기능을 추가

초기 출시 시, 80960KA는 코어 아키텍처를 지원하고, 80960KB는 수치 아키텍처를, 80960MC는 보호 아키텍처를, 80960XA는 확장 아키텍처를 지원하였다.

i432에서 발생했던 성능 문제를 피하기 위해, i960의 중앙 명령어 집합 아키텍처는 RISC 디자인이었다. 확장 아키텍처에서 메모리 서브시스템은 33비트 폭을 가지며, 이는 32비트 단어와 하드웨어에서 메모리 보호를 구현하기 위한 "태그" 비트를 포함하고 있다. i960은 원래의 버클리 RISC 디자인을 따르는 방식으로, 서브루틴 호출을 빠르게 처리할 수 있도록 서브루틴 레지스터에 대한 구현 특정 수의 캐시를 사용하는 레지스터 창을 활용하였다. 경쟁자인 스탠포드 대학교 디자인인 MIPS는 이러한 시스템을 사용하지 않고, 컴파일러가 최적의 서브루틴 호출 및 반환 코드를 생성하도록 의존하였다. 대부분의 32비트 디자인과 마찬가지로 i960은 평면 32비트 메모리 공간을 가지고 있으며, 확장 아키텍처를 제외하고는 메모리 세그멘테이션이 없다. 확장 아키텍처는 최대 226개의 "객체"를 지원할 수 있으며, 각 객체는 최대 232 바이트 크기일 수 있다. i960 아키텍처는 또한 명령어를 프로세서 내의 둘 이상의 유닛에 동시에 배포할 수 있는 초비대칭 구현을 예상하였다.

---

 

 

 

 

Intel's i960 (or 80960) was a RISC-based microprocessor design that became popular during the early 1990s as an embedded microcontroller. It became a best-selling CPU in that segment, alongside the competing AMD 29000. Despite its success, Intel stopped marketing the i960 in the late 1990s due to a settlement with DEC, which granted Intel the rights to produce the StrongARM CPU. The processor continues to be used for some military applications.

 

The i960 design began in response to the failure of Intel's iAPX 432 design in the early 1980s. The iAPX 432 was intended to directly support high-level languages that utilized tagged, protected, garbage-collected memory—such as Ada and Lisp—through hardware. Its complexity, multi-chip implementation, and design flaws led to its poor performance compared to other processors of the time.

In 1984, Intel and Siemens initiated a joint project known as BiiN to create a high-end, fault-tolerant, object-oriented computer system programmed entirely in Ada. Many original i432 team members joined this project, although a new lead architect, Glenford Myers, was brought in from IBM. The intended market for the BiiN systems included high-reliability users like banks, industrial systems, and nuclear power plants.

Intel's main contribution to the BiiN system was a new processor design influenced by the protected-memory concepts from the i432. This design aimed to include several features to improve performance and avoid the issues that had caused the i432's downfall. The first 960 processors entered the final design stage, known as taping-out, in October 1985, and were sent to manufacturing that month, with the first working chips arriving in late 1985 and early 1986.

The BiiN effort ultimately failed due to market forces, leaving the 960 without a purpose. Myers attempted to salvage the design by extracting several subsets from the full capability architecture created for the BiiN system. He tried to convince Intel management to market the i960 (then known as "P7") as a general-purpose processor, both to replace the Intel 80286 and i386 (which taped out the same month as the first i960) and to enter the emerging RISC market for Unix systems, even pitching it to Steve Jobs for use in the NeXT system. Myers was unsuccessful in convincing Intel management, but the chip found a ready market in early high-performance 32-bit embedded systems.

The lead architect of the i960 was superscalarity specialist Fred Pollack, who was also the lead engineer of the Intel iAPX 432 and the lead architect of the i686 chip, the Pentium Pro.

 

Architecture

The i960 family features four distinct architectures designed for upward binary compatibility:

1. Core architecture is a RISC-like core.
2. Numerics architecture adds floating point.
3. Protected architecture adds paged memory management, supervisor/user protection, string instructions, process scheduling, interprocess communication for the OS, and symmetric multiprocessing.
4. Extended architecture adds object protection and interprocess communication for applications.

In the initial release, the 80960KA supported the Core architecture, the 80960KB supported the Numerics architecture, the 80960MC supported the Protected architecture, and the 80960XA supported the Extended architecture.

To avoid the performance issues that plagued the i432, the central i960 instruction-set architecture was a RISC design. In the Extended architecture, the memory subsystem was 33-bits wide to accommodate a 32-bit word and a "tag" bit for hardware memory protection. The i960 followed the original Berkeley RISC design, notably using register windows and an implementation-specific number of caches for fast subroutine calls. In contrast, the competing Stanford University design, MIPS, did not use this system, instead relying on the compiler to generate optimal subroutine call and return code. Like most 32-bit designs, the i960 has a flat 32-bit memory space with no memory segmentation, except for the Extended architecture, which could support up to 226 "objects," each up to 232 bytes in size. The i960 architecture also anticipated a superscalar implementation, allowing instructions to be simultaneously dispatched to more than one unit within the processor.

---

インテルのi960（または80960）は、1990年代初頭に埋め込みマイクロコントローラーとして人気を博したRISCベースのマイクロプロセッサ設計である。このプロセッサは、競合するAMD 29000とともに、この分野で最も売れたCPUとなった。成功にもかかわらず、インテルは1990年代後半にi960のマーケティングを中止した。これはDECとの和解の結果であり、インテルがStrongARM CPUの製造権を取得したためである。このプロセッサは、いくつかの軍事アプリケーションで今も使用されている。

i960の設計は、1980年代初頭にインテルのiAPX 432設計が失敗したことに対応して始まった。iAPX 432は、タグ付けされた、保護された、ガーベジコレクションが可能なメモリを使用する高級言語（AdaやLispなど）をハードウェアで直接サポートすることを意図していた。その複雑な命令セット、マルチチップ実装、設計上の欠陥のため、同時代の他のプロセッサと比較して非常に低速であった。

1984年、インテルとシーメンスはBiiNという共同プロジェクトを開始し、Adaで完全にプログラムされた高性能の障害耐性オブジェクト指向コンピュータシステムを作成することを目指した。元のi432チームの多くのメンバーがこのプロジェクトに参加し、新しい主な設計者であるグレンフォード・マイヤーズがIBMから招かれた。BiiNシステムの目的市場は、銀行、産業システム、原子力発電所などの高信頼性コンピュータユーザーであった。

インテルがBiiNシステムに対して行った主な貢献は、i432の保護メモリ概念に影響を受けた新しいプロセッサ設計であった。この設計は、性能を改善し、i432の失敗を引き起こした問題を避けるためのいくつかの機能を含むことを目指していた。最初の960プロセッサは1985年10月に最終設計段階であるテイピングアウトに入った。この月に製造に送られ、1985年末および1986年初頭に最初の動作チップが到着した。

BiiNの取り組みは、市場の力によって最終的に失敗し、960は用途を失った。マイヤーズはBiiNシステムのために作成された完全機能アーキテクチャからいくつかのサブセットを抽出して設計を救おうと試みた。彼はインテル経営陣に対して、i960（当時は「P7」として知られていた）を一般目的プロセッサとしてマーケティングすることを説得しようとしたが、成功しなかった。しかし、このチップは初期の高性能32ビット埋め込みシステムで需要を得た。

i960の主な設計者は、超並列性の専門家であるフレッド・ポラックであり、彼はまたインテルiAPX 432の主任エンジニアであり、i686チップであるペンティウムプロの主設計者でもあった。

アーキテクチャ

i960ファミリーは、上位バイナリ互換性のために設計された4つの異なるアーキテクチャを特徴とする。

1. コアアーキテクチャはRISCライクなコアである。
2. 数値アーキテクチャは浮動小数点を追加する。
3. 保護アーキテクチャはページメモリ管理、スーパーバイザー/ユーザー保護、文字列命令、プロセススケジューリング、OSのためのプロセス間通信、および対称多重処理を追加する。
4. 拡張アーキテクチャはアプリケーションのためのオブジェクト保護およびプロセス間通信を追加する。

初回リリースでは、80960KAはコアアーキテクチャをサポートし、80960KBは数値アーキテクチャを、80960MCは保護アーキテクチャを、80960XAは拡張アーキテクチャをサポートしていた。

i432に影響を与えた性能問題を回避するために、中央のi960命令セットアーキテクチャはRISC設計であった。拡張アーキテクチャでは、メモリサブシステムは33ビット幅であり、32ビットワードとハードウェアメモリ保護用の「タグ」ビットを収容する。i960は元のバークレーRISC設計に従い、レジスタウィンドウと実装特有のキャッシュの数を使用して迅速なサブルーチン呼び出しを実現した。対照的に、競合するスタンフォード大学の設計MIPSはこのシステムを使用せず、コンパイラが最適なサブルーチン呼び出しと戻りコードを生成することに依存した。ほとんどの32ビット設計と同様に、i960はフラットな32ビットメモリ空間を持ち、メモリセグメンテーションはないが、拡張アーキテクチャは最大226の「オブジェクト」をサポートでき、各オブジェクトは最大232バイトのサイズを持つことができる。i960アーキテクチャはまた、プロセッサ内の複数のユニットに同時に命令を配信できる超並列実装を予想していた。